프로그램
Program at a Glance 기조연사 초청연사 Short Course Rump Session 행사장 세부안내 학부생 토크콘서트 현장 이벤트 안내 행사장 안내 및 오시는길 참가자 셔틀버스

2026년 1월 29일(목) / 19:10-21:10 / Room C(컨벤션 홀 W), 5층

분야	미래 반도체 기술의 가치 창출
대주제	미래 반도체 기술의 가치 창출
강연설명	인공지능과 데이터 집약 시대를 맞아 반도체 기술의 성패는 성능·전력·면적·비용(PPA+C)의 최적 조합을 달성하고, 이를 넘어서는 혁신으로 시장과 사회의 요구를 신속히 충족하여 금전적·사회적 가치를 창출하느냐에 달려 있습니다. 본 럼프 세션은 메모리(DRAM, Flash), 파운드리, 실리콘 포토닉스, 양자 소자, 패키징 분야의 전문가를 한자리에 모아 미래 반도체 기술의 전망과 그를 통한 가치 창출 방안을 심도 있게 논의하고자 합니다.
사회자	최우영 교수 서울대학교 Biography 최우영 교수 서울대학교 학력 1996년~2000년 서울대학교 공과대학 전기공학부 공학사 2000년~2002년 서울대학교 공과대학 전기컴퓨터공학부 공학석사 2002년~2006년 서울대학교 공과대학 전기컴퓨터공학부 공학박사 경력 2006년~2008년 UC Berkeley EECS 박사후과정 2008년~2022년 서강대학교 전자공학과 정교수 2022년~현재 IEEE EDS Seoul Section Chair 2022년~현재 서울대학교 반도체공동연구소 연구부장/교육부장 연구분야 나노 전자소자 차세대 초저전력/초고집적 로직/아날로그/메모리 소자 3차원 집적 기술 인공지능 / 뇌모방 전자 소자 x
패널리스트	AI 시대의 플래시 메모리 기술 혁신 성석강 마스터 삼성전자 Biography 성석강 마스터 삼성전자 Suk-Kang Sung received the B.S., M.S and Ph.D degrees in Electrical Engineering from Seoul National University, Seoul, Korea. Since 2004, he has been with Samsung Electronics Company. From 2004~2009, he was involved in the research of the nanoscale CMOS devices such as FinFET and nonvolatile memories including CTF(Charge Trap Flash) and nanocrystal memory in Semiconductor Research Center. From 2009, he joined the Flash Process Architecture Team in Memory Division and developed several generation Planar and Vertical 3D-NAND products. He is a VP of Technology in Samsung and he is responsible for flash process architecture design and innovation. His current research interests are flash memory integration architecture and device technology in the AI era. x 플래시 메모리는 3차원 적층 낸드로의 전환을 통해 대용량, 고성능 저장 장치를 구현하며 기술적, 산업적으로 비약적인 발전을 이루어 왔습니다. 그러나 초고적층화가 가속됨에 따라 공정 복잡도 증가, 수율 저하, 제조 비용 상승 등 새로운 기술적 한계에 직면하고 있습니다. 아울러, AI 시대의 도래로 데이터 처리량이 폭발적으로 증가하면서, 플래시 메모리는 높은 집적도뿐 아니라 고속 I/O 인터페이스와 시스템 성능 향상을 요구받고 있습니다. 본 발표에서는 현재 플래시 메모리가 직면한 기술적 과제들을 살펴보고, 차세대 응용 환경에 대응하기 위해 낸드 기술이 나아가야 할 진화 방향에 대해 논의하고자 합니다.
	AI 시대의 반도체 스케일링: 속도 중심에서 전력당 성능 중심으로 권욱현 마스터 삼성전자, DS CTO, LOGIC TD Biography AI 시대의 반도체 스케일링: 속도 중심에서 전력당 성능 중심으로 권욱현 마스터 삼성전자, DS CTO, LOGIC TD 학력 전자공학 박사, UC Berkeley (2013) 전자공학 석사, POSTECH(1997) 물리학 학사, 중앙대 (1995) 경력 마스터 (연구임원), 삼성전자 (2022~ ) 사내 Coaching Mentor & KAC 인증 코치 (2025~) Logic TD, 반도체 연구소, 삼성전자 (2019~2021) 기술개발실 PA, Foundry 사업부, 삼성전자 (2015~2018 차세대 연구팀 Flash, 반도체 연구소, 삼성전자 (2003~2008) NOR Flash 개발팀, SK Hynix (2000~2002) Flash 설계3팀, LG 반도체 (1997~2000) 연구분야 Sub-2nm GAA Logic Transistor & Architecture Folksheet and CFET Logic Transistor & Architecture FinFET Transistor HKMG reliability in Logic devices Performance-Power Analysis Parametric Yield Analysis & Big-Data based modeling Process integration design for convergence (performance-yield) Flash cell design & endurance, retention modeling x AI 확산으로 전력 수요가 급증하며 반도체 스케일링의 기준이 속도에서 전력당 성능(Perf/W) 중심으로 전환되고 있습니다. 공정 미세화는 더 이상 성능 향상을 보장하지 않으며, 발열과 전력 밀도가 실제 성능의 핵심 제약으로 떠오르고 있습니다. GAA 기반 nanosheet 구조는 낮은 전압에서도 높은 효율을 제공하며 AI workload 최적화에 중요한 플랫폼이 되고 있습니다. AI 시스템의 병목은 연산이 아닌 데이터 이동 에너지이므로, HBM·3D 패키징·근접 메모리 구조가 핵심 역할을 합니다. 본 발표는 이러한 변화 속에서 필요한 에너지 중심 설계 패러다임과 향후 반도체 연구의 새로운 방향성에 대해서 같이 고민해 보는 화두를 나누기 위함입니다.
	반도체 패키징: 조립 기술에서 시스템 수준 Co-Design으로? 데이터 폭증 시대의 도전 윤상원 교수 서울대학교 Biography TBA 윤상원 교수 서울대학교 학력 2000년 학사, 서울대학교 전기공학부 학사 2003년 석사, Electrical Engineering and Computer Science, University of Michigan, Ann Arbor, USA 2009년 박사, Electrical Engineering and Computer Science, University of Michigan, Ann Arbor, USA 경력 2023.09.～현재 서울대학교 공과대학 전기·정보공학부 부교수 2013.09.~2023. 08. 한양대학교 미래자동차공학과 조교수/부교수/정교수 2009.01.~2013.08.. Toyota Research Institute of North America, Staff Researcher / Senior Scientist 연구분야 반도체 패키지, 패키지 신뢰성, Mobility 등 핵심 응용 분야 x 인공지능과 데이터 중심 시스템의 확산으로 반도체 병목은 더 이상 개별 칩의 성능 문제가 아니라, 데이터 이동, 전력 전달, 열 관리가 복합적으로 얽힌 시스템 수준의 제약으로 확산되고 있다. 이러한 변화는 성능 향상 방식이 소자 단위 최적화에서 보다 상위 수준의 구조적 설계로 이동하고 있음을 시사한다. 이와 같은 환경 속에서 반도체 패키징은 단순한 조립 기술을 넘어, 소자와 회로, 그리고 시스템 간의 서로 다른 제약과 요구를 연결하고 조율하는 매개적 기술로 그 역할이 확대되고 있다. 데이터 폭증과 전력 밀도 증가는 패키지 구조, 인터커넥트, 전력·열 경로 설계가 시스템 성능과 신뢰성에 직접적인 영향을 미치는 환경을 만들고 있으며, 이에 따라 패키징은 단순한 후공정을 넘어 시스템 통합 설계 과정에서 중요한 역할을 담당하는 기술로 인식되고 있다. 본 발표에서는 이러한 흐름을 바탕으로 반도체 패키징이 조립 기술에서 시스템 수준 Co-Design으로 이동하고 있는 배경을 간략히 살펴보고, 데이터 폭증 시대에 패키징 기술이 직면한 도전과 향후 어떤 역할이 요구되고 있는지 함께 토의하고자 한다.
	차세대 Co-Packaged Optics(CPO)와 광양자컴퓨팅을 여는 실리콘 포토닉스 남동욱 교수 KAIST Biography 차세대 Co-Packaged Optics(CPO)와 광양자컴퓨팅을 여는 실리콘 포토닉스 남동욱 교수 KAIST 학력 2002년~2009년 고려대학교, 전파통신공학과, 학사 2009년~2012년 Stanford University, 전자공학과, 석사 2012년~2014년 Stanford University, 전자공학과, 박사 경력 2014년~2015년Stanford University, 전자공학과, 박사후과정 2015년~2017년 인하대학교 전자공학과 조교수 2017년~2024년 Nanyang Technological University, 전자공학과, 조/부교수 2024년~현재 KAIST, 기계공학과, 부교수 연구분야 실리콘 포토닉스 반도체 소자 반도체 기반 양자광학 x 실리콘 포토닉스는 기존 반도체 파운드리 공정 인프라를 그대로 활용하여, 전자가 아닌 광자를 기반으로 칩 위에서 연산과 통신을 구현할 수 있게 하는 차세대 핵심 기술입니다. 전력 소모와 발열이 기하급수적으로 증가하는 데이터센터 환경에서, 실리콘 포토닉스는 고대역폭, 저전력 광연결을 통해 에너지 위기를 근본적으로 완화할 수 있는 유력한 해법으로 부상하고 있습니다. 동시에, 동일한 플랫폼은 광자 기반 큐비트 생성, 조작, 및 측정의 대규모 집적이 가능하다는 점에서, 광자를 활용한 양자컴퓨팅에서 가장 각광받는 기반 기술로 빠르게 자리 잡고 있습니다. 본 강의에서는 실리콘 포토닉스가 데이터센터의 에너지 효율 혁신과 광 기반 양자컴퓨팅의 스케일업이라는 두 축에서 어떠한 기술적 진보와 산업적 가능성을 만들어내고 있는지를 살펴보고, 나아가 차세대 Co-Packaged Optics(CPO) 및 광양자 연산 시대를 여는 핵심 enabling technology로서의 미래 방향을 함께 논의하고자 합니다.
	AI 시대 DRAM Scaling: Lateral Shrinkage 한계를 맞이하며 김태균 부사장 SK 하이닉스 Biography AI 시대 DRAM Scaling: Lateral Shrinkage 한계를 맞이하며 김태균 부사장 SK 하이닉스 학력 1996년 연세대학교 세라믹 공학과 학사 1998년 한국과학기술원 신소재 공학과 석사 2014년 한국과학기술원 전기및전자공학과 박사 경력 1998~2010년 DRAM Core 제품 공정 개발 2010~2013년 한국과학기술원 전기및전자공학과 박사 2014~2017년 Logic SRAM 소자 개발 2018~현재 차세대 DRAM 요소기술 개발 연구분야 180~20nm급 DRAM 공정 Diffusion 40/28nm Logic SRAM 소자 10nm 및 Sub-10nm급 DRAM Process Integration 소자 x Sub-10nm DRAM 개발에 있어서 지속적인 Bit Growth 창출을 위한 기존의 Lateral Shrink 한계에 이른 상황에서 향후 DRAM 개발의 방향은 어떻게 될지? 그리고 Customized DRAM은 AI 시대에서 어떤 요구를 받을 지? 화두를 던지는 내용으로 발표하려고 합니다.

2026년 1월 29일(목) / 19:10-21:10 / Room D(컨벤션홀 L), 5층

분야	TBA
대주제	Beyond Chips: AI 반도체, 시스템과 서비스를 향한 진화
강연설명	거대언어모델(LLM) 기반 AI 서비스의 확산과 함께, AI 반도체는 단순한 연산 성능 경쟁을 넘어 시스템과 서비스의 전반을 규정하는 핵심 인프라가 되고 있다. ?그러나 AI 반도체 논의는 여전히 공정 미세화나 TOPS/W와 같은 칩 단위 지표에 머물러 있으며, 실제 AI 서비스의 성능·비용·확장성을 좌우하는 시스템 및 서비스 레벨의 이슈는 충분히 다뤄지지 못하고 있다. 본 Rump Session은 “Beyond Chips”라는 관점에서 AI 반도체가 칩-메모리/시스템-소프트웨어-서비스로 어떻게 확장·진화하고 있는지를 조망한다. 특히 LLM 추론 워크로드를 중심으로 칩 중심 사고를 넘어선 새로운 관점과 논쟁적 질문을 제시하고자 하며, 연구자와 산업계가 함께 AI 반도체의 미래 역할과 방향성을 자유롭게 토론하는 장이 될 것이다.
사회자	김주영 대표이사/교수 ㈜하이퍼엑셀/ KAIST Biography 김주영 대표이사/교수 ㈜하이퍼엑셀/ KAIST 학력 KAIST 전기및전자공학부 박사 (2010) KAIST 전기및전자공학부 석사 (2007) KAIST 전기및전자공학부 학사 (2005) 경력 (現) (주)하이퍼엑셀 대표이사 (2023.01 ? 현재) (現) KAIST 전기및전자공학부 교수 (2019.09 ? 현재) (前) Microsoft Azure 엔지니어링 리더, 책임연구원 (2012.02 ? 2019.08) 연구분야 AI 반도체 설계 컴퓨터 구조 Processing-in-Memory x
패널리스트	AI 시대의 새로운 Computing System 협력 체계 권세중 이사 네이버클라우드 Biography AI 시대의 새로운 Computing System 협력 체계 권세중 이사 네이버클라우드 학력 KAIST 전산학과 학사(‘09 졸) KAIST 전기및전자공학과 석사 (’11 졸), 박사(’18 졸) 경력 Samsung Research, Staff Engineer (2018-2021) NAVER CLOVA, Leader (2021-2022) NAVER Cloud, Director/Leader (2023-현재) NAVER Cloud, Director/Leader (2023-현재) 연구분야 AI 모델 경량화 (Quantization / Pruning / LRA 등) AI 추론 최적화 기법 AI-HW Co-design x 그간 반도체 회사들과 네이버클라우드의 협력 사례들을 중심으로, AI 반도체가 빠르게 변화하는 AI에 발 맞추어 나가기 위해서 어떤 어려움이 있고, 이를 뚫어내는 협력이 어떻게 필요할지 말씀드리고자 합니다.
	AI 시대의 메모리 반도체 기반 솔루션 임의철 부사장 SK하이닉스 Biography AI 시대의 메모리 반도체 기반 솔루션 임의철 부사장 SK하이닉스 학력 2006년 2월 성균관대학교 전자전기공학과 박사졸업 1995년 2월 연세대학교 전자공학과 석사졸업 1993년 2월 연세대학교 전자공학과 학사졸업 경력 2023년 12월~현재 SK hynix Solution개발 Solution AT 부사장/Fellow 2021년 12월~2023년 11월 SK hynix Solution개발 MSPD Fellow 2017년 1월~2021년 11월 SK hynix 메모리 시스템 연구 System Architecture Fellow 2009년 3월~2016년 2월 삼성전자 S.LSI사업부 SoC개발실 SoC Architecture 수석 1995년 3월~2009년 2월 삼성전자 S.LSI사업부 SoC개발실 책임 연구분야 Memory & Storage system architecture with new memory. Memory System architecture for AI/ML Processing in Memory & CXL memory New memory based solutions for AI workload x AI Service가 generative AI를 넘어 Agentic AI로 진화하면서, 다양한 AI agent의 협업 처리 방식 확산으로 Token 사용량 증가로 인해 메모리/연산 부하가 급증하고 있습니다. 이에 대한 효율적 처리를 위해서 legacy 메모리와 스토리지의 차별화를 넘어 준비하고 있는 AI 시대의 핵심 요구사항에 맞춘 full stack solution에 대해서 소개합니다.
	10종 이상의 AI 반도체, 써보니 보이는 것들 김형준 대표 스퀴즈비츠 Biography 10종 이상의 AI 반도체, 써보니 보이는 것들 김형준 대표 스퀴즈비츠 학력 포스텍 창의IT융합공학과 학사 (2016) 포스텍 창의IT융합공학과 박사 (2021) 경력 주식회사 스퀴즈비츠 대표이사 (2022~현재) 미래IT융합연구원 박사후연구원 (2021~2022) IBM T.J. Watson 연구소 Research Intern (2018) Holst Centre (IMEC/TNO) Research Intern (2015) 연구분야 AI 반도체향 AI 모델 및 추론 소프트웨어 최적화 x 현업에서 10종 이상의 AI 반도체를 사용해보면서 모델 및 추론 엔진을 최적화해 본 경험을 공유하고자 합니다. 하드웨어를 넘어 소프트웨어 측면에서 어떠한 방향으로 발전해야 할지를 논의해보고자 합니다.
	Sustainable 인공지능 시스템 권영진 교수 KAIST 최근 AI 서비스는 모델 성능 향상뿐 아니라 실제 운영 환경에서의 효율성과 지속가능성이 핵심 과제로 부상하고 있다. 본 강연에서는 AI 알고리즘의 이론적 성과가 실제 서비스 환경에서 그대로 나타나지 않는 이유를 시스템 관점에서 분석하고, 그 간극을 메우는 시스템 연구의 역할을 조명한다. 특히 Speculative Decoding 사례를 통해, 이론적으로는 효율적인 기법이 높은 부하의 현실적인 GPU 서버 환경에서는 오히려 성능 저하를 유발할 수 있음을 보인다. 이를 해결하기 위해 GPU 자원 활용률을 고려한 colocation과 적응적 제어(adaptive control) 같은 시스템 수준 최적화 기법을 소개하고, 실제 환경에서의 성능 개선 결과를 논의한다. 나아가 AI 서비스 확장이 전력과 에너지라는 물리적 한계에 직면한 상황에서, GPU 전력 제어, 파이프라인 구조 활용, 데이터센터 차원의 에너지 효율화가 왜 중요한지를 설명한다. 본 강연은 Sustainable AI를 달성하기 위해 시스템 연구가 어떻게 이론을 실증적 최적화와 실용 기술로 전환하는지를 보여준다