• ´ëȸ°³¿ä
     
Home > ÇÁ·Î±×·¥ > Chip Design Contest
- ³í¹® Á¢¼ö ¸¶°¨: 2011³â 11¿ù 01ÀÏ(È­)
 
2011³â 11¿ù 14ÀÏ(¿ù)
- ³í¹® äÅà Å뺸: 2011³â 12¿ù 20ÀÏ(È­)
 
2011³â 12¿ù 28ÀÏ(¼ö)
Çѱ¹¹ÝµµÃ¼Çмú´ëȸ Á¤±Ô³í¹® ÀÛ¼º ¾ç½Ä°ú µ¿ÀÏÇÔ.
- ASIC / FPGA
- ½Ã»óÀº ºÐ¾ßº°·Î ÁøÇàÇÔ.
IDEC ȨÆäÀÌÁö¿¡¼­ Á÷Á¢ Á¦Ãâ

³í¹® äÅà ÆÀÀº µ¥¸ð(¶Ç´Â ÆгÎ) Àü½Ã

- µ¥¸ð: Á¦ÀÛµÈ Ä¨ÀÇ ³»¿ëÀ» Àåºñ¸¦ ÅëÇØ ½ÃÇö
- ÆгÎ: Á¦ÀÛµÈ Ä¨¿¡ ´ëÇÑ ¼³¸íÀ» Æ÷½ºÅÍ·Î Á¦ÀÛÇÏ¿© Àü½Ã
- CAD & Design Methodology ºÎ¹® ¿ì¼ö ÆÀ¿¡ ´ëÇÑ ³»¿ë Àü½Ã
- ÀÌÀǼ÷
- KAIST ¹ÝµµÃ¼¼³°è±³À°¼¾ÅÍ (IDEC)
- Tel: 042-350-4428
- E-mail: yslee@idec.kaist.ac.kr