

## 1. 주요 일정

초록접수마감: 2013년 11월 08일(금)

초록채택통보: 2013년 12월 20일(금)

사전등록마감: 2013년 11월 18일(월) ~ 2014년 01월 31일(금)

## 2. Chip Design Contest

Chip Design Contest는 반도체 및 시스템 설계분야의 기술 공유 및 활발한 정보 교류의 장으로써 국내외 Foundry를 통해 제작된 IC 및 PLD를 이용하여 구현한 IC를 Demo (또는 Panel)로 전시하는 행사입니다.

### ■ 주요일정

- 초록 접수 마감: 2013년 11월 08일(금)

- 초록 채택 통보: 2013년 12월 20일(금)

### ■ 모집분야

- ASIC(FPGA 포함)

### ■ 참여형태

초록 채택 팀은 데모(또는 패널) 전시

- 데모: 제작된 칩의 내용을 장비를 통해 시현

- 패널: 제작된 칩에 대한 설명을 포스터로 제작하여 전시

### ■ 시상내역

CDC Design Award	최우수상(1팀)	상장 및 상금 100만원
	우수상(2팀)	상장 및 상금 50만원
	특별상: SSCS서울캠퍼스상(1팀)	상장 및 상금 50만원
CDC Poster Award	우수상(0팀)	상장 및 상금 20만원
	*수상팀 수는 참여팀 수에 따라 변동될 수 있습니다.	

### ■ 초록 작성양식

한국반도체학술대회 정규초록 작성 양식과 동일함

### ■ 초록 제출

IDEC 홈페이지에서 직접 제출

([http://www.idec.or.kr/content.php?db=m3\\_3\\_1&div=view&no=5&page=1](http://www.idec.or.kr/content.php?db=m3_3_1&div=view&no=5&page=1))

### ■ 담당자

- 구재희 선임 (KAIST 반도체설계교육센터(DEC))

- 전화번호: 042-350-8536

- 이메일: kjh9@idec.or.kr

## 3. 게재학술지 안내

### CAP (Current Applied Physics)

학술대회에서 발표된 논문 중 우수 논문에 대해 CAP(Current Applied Physics, SCI Journal/ Impact Factor: 1.814@2012)에 게재될 예정입니다.

### JSTS (Journal of the Semiconductor Technology and Science)

학술대회에서 발표된 논문 중 우수 논문에 대해 JSTS에 게재될 예정입니다.

## 4. 초록작성 및 제출요령

1. 1단 1칼럼의 초록 형태로 작성하여 주시기 바랍니다.

2. 작성요령: MS Word (또는 hwp)와 PDF Format 두 가지 형식 모두 제출 요망

- 편집용지: A4
- 분 량: 1페이지
- 글꼴: HY 신명조체(국문), Times New Roman(영문)
- 제목: 12 Point, Bold, 가운데 정렬
- 저자: 11 Point, Bold, 가운데 정렬
- 소속: 11 Point, Bold, 가운데 정렬
- 본문: 9 Point, 들여쓰기 2 cm, 혼합정렬

3. 초록 제출시 필히 대회 홈페이지에 있는 초록제출용 양식을 사용하여 작성해주시기 바랍니다.

### 4. 제출방법

- 홈페이지에 직접 등록: <http://kcs.cosar.or.kr>

5. 제출 마감일: 2013년 11월 08일(금)

\* 초록 마감 일정 연장 계획이 없으니 제출 기한을 엄격히 지켜주시기 바랍니다.

제21회 한국반도체학술대회는  
대회 참가 신청에서부터 논문 제출, 심사, 결과 확인까지  
모든 프로세스가 홈페이지를 통하여 진행 됩니다.

제21회 한국반도체학술대회 홈페이지

<http://kcs.cosar.or.kr>

1. 제21회 한국반도체학술대회의 주요일정 안내 / 장소
2. 초록 모집분야 / 작성방법 / 제출
3. FAQ & 작성관련 자료 다운로드

## The 21st Korean Conference on Semiconductors

[제21회 한국반도체학술대회 사무국]

우) 302-120 대전광역시 서구 둔산동 1018번지 (대한빌딩 5층) (위제니킴

전화: 042-472-7461 / 팩스: 042-472-7459

이메일: [kcs@cosar.or.kr](mailto:kcs@cosar.or.kr) / 홈페이지: <http://kcs.cosar.or.kr/>

담당자: 김아영 대리 / 박수진 사원

 Call for Papers



<http://kcs.cosar.or.kr>

# 제 21회 한국반도체학술대회

The 21st Korea Conference on Semiconductors

일시: 2014년 2월 24일(월)-26일(수)

장소: 한양대학교 서울캠퍼스

초록접수마감

2013년 11월 08일(금)

주 제: 창조경제 실현을 위한 융합반도체

주 관 한양대학교 / 한국반도체산업협회 / 한국반도체연구조합

## [초대 말씀]

금회로 한국반도체학술대회가 21회를 맞이하게 되었습니다.

이번 학술대회를 주관하는 한양대학교는 반도체 산업의 산, 학, 연의 전문가 여러분을 모시게 된 것을 매우 영광스럽게 생각합니다.

1980년대 국외업체들의 국내 조립생산으로부터 시작한 우리나라의 반도체 산업은 1983년 메모리 분야 사업 진출 이후 급속한 발전을 이룩하여 현재 우리나라는 반도체 산업에 있어 세계수준에 도달해 있고, 국가 성장의 원동력으로서 반도체의 파급효과는 계속해서 더욱 확대되고 있습니다. 이렇게 반도체산업이 국가경제발전을 선도하는 핵심 산업으로 성장할 수 있었던 배경으로 정부, 민간, 학계 및 연구소들의 끊임없는 노력과 상호 협력을 꼽을 수 있을 것입니다.

본 학술대회는 1994년을 시작으로 20회 동안, 연 인원 17,000여 명의 대학, 연구소, 산업계 연구자들이 참여한 국내외 권위 있는 최대규모의 학술대회로서, 반도체 분야에서 국내 최고 권위의 인력들이 모여 최고 수준의 학술 결과를 발표하는 본 학술대회의 개최를 통해 세계 최신의 기술 동향을 파악, 국내외 관련 기술 분야의 경쟁력 확보에 크게 기여하고 국제적 위치에서의 반도체 강대국이라는 입지를 확보 할 수 있었습니다.

이러한 눈부신 발전을 통해 반도체기술은 이제 새로운 패러다임으로서 과학산업분야간의 융복합에 대한 수요 증대와 국가 미래성장을 주도할 핵심분야로 그 중요성이 대두되고 있음에 따라, 본 학술대회의 학술적, 산업적 가치가 높은 발표 및 토론을 통하여 얻게 되는 각 분야 동향 정보는 향후 첨단융합기술로 미래성장을 선도하는 시발점으로서의 역할을 할 것이라 기대합니다.

제 21회 한국반도체학술대회 조직위원회는 '창조경제 실현을 위한 융합 반도체'라는 주제를 가지고 본 대회를 통해 첨단융합기술로 미래성장을 선도할 수 있도록 연구자들간의 지식과 경험 그리고 창의적 사고를 공유하는데 기여하는 대회로서 지난 20년 동안 개최된 한국반도체학술대회의 자부심과 명예를 이어가고 반도체 연구인을 위한 축제의 장이 될 수 있도록 최선의 노력을 다하겠습니다.

제21회  
한국반도체학술대회 대회장  
박재근



## [논문모집분야]

### A. Interconnect & Package

#### Interconnect - Metallization & Low-k Dielectrics

- Thin Film Deposition for Interconnect: ALD, Sputtering, Spin coating etc
- Planarization Technology for Dielectrics and Metal
- Metal Electrode & Transparent Conducting Oxides
- Silicide / Salicide Contact, Barrier, Plug Materials
- Process Integration, Modeling, Simulation & Reliability for Interconnect
- Passive Component Integration and Characterization
- Interconnect for Display Devices: Inkjet, Roll to Roll, Printing etc
- 3D integration, TSV, Wafer bonding
- New Concept Interconnect (RF, Microwave, Optical etc.)
- Novel Interconnect Materials including CNT, Graphene, Nanowire etc

#### Package - Packaging Materials & Processes

- Advanced Packages (Rip chip / CSP/WLP / MOP / SP / TSV)
- RF / MEMS / Sensor / Solid State Lighting Packaging and Integration
- Active and Passive Embedding Technologies
- EMI Solution
- Thermal management: Thermal Interface materials, Advanced Cooling, Thermal measurement etc.
- Optoelectronics for packaging: photonic devices, waveguides, optical wiring board etc.
- Packaging for Automotive Electronics: Power devices, Power electronics etc
- Package Design, Reliability, Simulation & Test
- High Density Substrate & SMT
- Printed Electronics for Package
- Emerging Package Technologies
- Interposer & 2.5D/3D integration
- Medical device packaging
- Power packaging
- New concepts, interconnects and processes for high performance packaging

### B. Patterning

#### Lithography • Optical, EUV, E-Beam, Imprint Lithography

- Double Patterning
- Simulation and Optical Proximity Correction
- Design for Manufacturing
- Photoresist and Related Process
- Mask Technology
- Overlay control
- DSA(Directed Self-assembly)

#### Dry Etching • Plasma & Surface Reactions

- Conductor & Si Etching
- Dielectric Etching
- Plasma-Induced Damage
- Plasma Diagnostics
- Modeling and Simulation
- Plasma Equipment
- Monitoring Systems
- New Dry Process & Classification (FDC)
- Advanced Process Control (APC)

### C. Materials Growth & Characterization

- Bulk Semiconductor Growth (IV, III-V, II-VI Compound Semiconductors)
- Thin Film Epitaxial Growth (IV, IV-IV, III-V, II-VI Compound Semiconductors)
- Epitaxy and Characterization of Si-based Materials (Si, SiGe, SiC, etc.)
- Selective Epitaxy for Device Applications
- Growth of Nanostructures for Nitride and Oxide Semiconductors
- Growth of Nanohybrid Structures and Applications.
- New Characterization Methods for Materials
- Growth and Characterization of Carbon Related Materials (Graphene, Graphite Oxide, CNT, etc.)

### D. Thin Film Process Technology

- Advanced Gate Stack, Channel Process, and Integration Technology
- Novel Thin Film Processes
- Advanced DRAM Capacitor Materials and Devices
- New Memory Materials
- Thin Film Processes for Transistor (TFT), Photovoltaics, Sensors, and Actuators
- Organic Thin Film
- Low Temperature (<100C) Thin Deposition and Application
- Advanced Thin Film Deposition and Treatment Apparatus for Mass Production

### E. Compound Semiconductors

- III-V Electronic and Optoelectronic Devices
- SiC, SiGe, and Other Compound Semiconductor Devices
- HBTs, HEMTs, and MISFETs
- LEDs, LDs, and Photodiodes
- RFICs, MMICs and HICs
- High Frequency and High Power Electronics
- Novel Devices and Materials
- New Process Technologies
- Backside Processing

- Manufacturing and Packaging
- Reliability, ESD, and Quality Issues

### F. Silicon Device and Integration Technology

- Device and Process Variations
- Reliability and Novel Test Methodologies of Scaled CMOS
- New Materials for Scaled CMOS(High-k, Metal Gate, Silicides, Channel Materials - III-V, Ge, Graphene)
- New Processes for Scaled CMOS (Junction, Activation, Strain Engineering (CESL, SMT, eSiGe, eSiC)
- Novel Devices for CMOS Applications (Bulk Devices, SOI Devices)
- Three-Dimensional Devices (FinFET, MUGFET)
- Gate Stack Technology for Scaled CMOS
- CMOS Technology for SRAM in High Performance and Low Power Applications
- Analog/RF CMOS Processes and Devices
- High Voltage Devices

### G. Device & Process Modeling, Simulation and Reliability

- Process / Device Modeling and Simulation (Compact Modeling, Particle or Continuum-level Process/Device Simulations, Atomistic Approaches for Growth, Fabrication, and Transport Simulations, etc.)
- Modeling and Simulation for Novel Semiconductor Devices (FinFETs, Ultra-thin-body MOSFETs, III-V MOSFETs, Tunnel FETs, Spintronic FETs, and Carbon-based FETs, Charge Trap Devices, etc.)
- Device Characterization, Variability and Yield (Device Model Parameter Extraction, Random Dopant Fluctuation, Random Telegraph Noise, Yield Analysis, etc.)
- Reliability (Hot Carrier Effect, Time Dependent Dielectric Breakdown, Device Degradation, Bias-Temperature Instability, Illumination effect on BTI, Electrical Overstress (EOS) and Electrostatic Discharge (ESD) effects, etc.)
- em-classical/Quantum Transport and Simulation of Nano-scale FET devices

### H. Display and Imaging Technologies

- Active Matrix Devices
- Liquid Crystal Technology
- Plasma Display
- Light Emitting Displays and Lighting
- Flexible Displays
- Other Display Technologies
- Printable Electronics
- Thin Film Electronics
- Imaging Technologies
- Display and Imaging Device Driving Technology
- Circuits for Display and Imaging Device

### I. MEMS & Sensors

- Macro/Meso/Micro/Nano Sensors
- Mechanical/Thermal/Magnetic/RF/Optical/Radiation/Chemical/Bio/Medical Sensors
- Smart/Intelligent/Integrated/Ubiquitous Sensor Systems
- MEMS and Microsystems
- Bio/Biomedical MEMS
- Micro Fluidics and Lab-on-a-Chip
- Optical and RF MEMS
- Power Microsystems
- Micro/Nano Material and Fabrication

### J. Nano-Science & Technology

- Graphene and Related Carbon Nanostructures
- Two-Dimensional Materials beyond Graphene
- Nanophotonic Materials and Devices
- Quantum Dot Photonics and Photovoltaics
- Soft Electronic/Photonic Materials and Devices
- Nanoscale Materials and Systems for Energy Conversion/Storage
- Quantum Transport Phenomena Related to Nanostructures
- Nanofabrication and Self-Assembly for Device Applications
- Spintronics: Materials and Devices
- Theoretical Transport Physics for Nanostructures

### K. Memory (Design & Process Technology)

- New Memory Cells / Device Concepts & Innovations
- Memory Process Technology Innovation and Advanced Processes
- Circuits / Architectures / Design Methodologies / Process Technologies for DRAMs, SRAMs, Nonvolatile Memories, CAMs, Cache Systems including New Generation ROMs and Embedded Memories
- Emerging Memory Modeling / Design / Process / Device Technologies / Applications including MRAMs, FeRAMs, PCRAMs, BRAMs, Spin-Torque-Transfer Memories, NEMS, Nano-Crystal, and FinFET, memristors, memristive devices and new 3D Memories
- Memory and Solid-State Disk (SSD) Test, Yield/ Reliability Enhancement Techniques like Redundancy, BIST, ECC and Statistical Design

### L. Analog Design

- Analog Building Blocks
- Data Converters
- Power Circuits
- Display Driver ICs
- Image Sensors & Smart Sensors
- Clock Recovery & Generation
- Analog / Mixed-Signal Design Techniques
- Bio / Biomedical ICs

### M. RF Design

- Low Noise Amplifiers, Driver Amplifiers, Power Amplifiers
- Mixers, VCOs, and Frequency Synthesizers
- RF Transceiver ICs
- RF IC Design Techniques
- High-speed Serial Interface Circuits
- Millimeter-Wave ICs
- RF Photonics ICs and Systems
- RF Device Modeling
- Terahertz ICs

### N. VLSI CAD

- Hardware/software co-design
- Architecture, logic, physical synthesis
- Simulation/verification
- Deep submicron signal integrity
- Low power design methodology
- High performance design methodology
- Mixed-signal/RF design methodology
- Technology CAD
- Testing, Design for testability (DFT)
- GPU-based implementation of CAD algorithms
- Near threshold voltage design methods
- Other applications of CAD algorithms

### O. System LSI Design

- Processor/Multi-Core Architecture
- OS and Compiler for Embedded Systems
- Memory Hierarchy, IO, and On-Chip Communication Architecture and Modeling
- High-Speed / Low-Power Logic / Circuit
- Circuits and Systems for Communications
- Circuits and Systems for Digital Signal Processing / Visual Signal Processing
- Circuits and Systems for Storages (Memory Controller, eMMC, Solid-State Drive, etc.)
- ECC and other Channel Signal Processing Algorithm and Hardware Architecture Multimedia Systems and Applications
- VLSI Systems and Applications

### P. Device for Energy

- Crystalline Silicon Solar Cells and Technologies
- PV Modules and System Components Including Testing and Reliability
- IGS-II-V and Related Thin Film Cell
- Amorphous and Nano/Microcrystalline Silicon Based Solar Cells and Related Materials
- III-V Materials and Devices for Concentrator and Space PV Systems
- Photovoltaics with Nanocomposites and Other New Concepts
- PV Architecture and PV systems

### Q. Metrology, Inspection, and Yield Enhancement

- Metrology and Inspection Methodologies
- Critical Dimension Metrologies
- Overlay, Registration, and Alignment Metrologies
- Process Control and Characterization
- Quality Assurance and Yield Enhancement
- Defect Detection, Analysis and Control
- Measurement System Modeling and Simulation
- Mask Related Metrology
- LCD / OLED Related Metrology

### R. Semiconductor Software

- Software architecture for new semiconductor technology
- Simulation and Emulation techniques for storage design
- Software for Fusion semiconductor
- File system and FTL (Flash Translation Layer)
- Storage Algorithms
- I/O Stack Analysis
- Virtualization for memory and storage
- Low power storage
- Bigdata issues on storage